2025年，全球闪存市场在生成式AI的强势推动下加速发展。从1967年浮栅晶体管的发明，到2025年SK海力士321层NAND出货，长江存储传出量产出货基于Xtacking 4.0架构的294层3D NAND，铠侠采用类似Xtacking的CBA键合技术，实现了332层的堆叠，行业正在从300层向着400层进发。2025年虽然闪存企业本身的并购案例不多，但2025年上半年中国半导体行业的并购交易数量显著增长。简单回顾了2025年的闪存大事件，这次我们不盘点闪存发展的历史走向，而是透过历史脉络看创新路径的四条主线演进。
一、架构进化。从浮栅器件到串行NAND，再到3D堆栈和Xtacking，其核心目标始终是提升单位空间内的存储密度与操作效率。当前，混合键合技术（晶圆键合技术）已成为3D NAND市场的核心驱动力，有效缓解传统堆栈在层数增加后带来的信号延迟和能耗瓶颈。在架构策略上，从MLC、TLC、QLC到PLC的演进，实现了容量密度与成本之间的新平衡。
2025全球闪存峰会中的存储技术创新论坛将会更多为大家分享AI应用场景下存储架构演变带来的实际变化与挑战。
二、制造工艺与材料突破。制程从90nm到14nm，层数从2D转向232层、321层，背后是晶圆键合、堆栈优化、晶体管缩放、控制器配套技术的共同协同。此外，简单的“加层”已难以维持良率和成本优势，异构结构等方式将成为新突破口。
比如，2025年4月中旬，复旦大学集成芯片与系统全国重点实验室、芯片与系统前沿技术研究院的周鹏-刘春森团队在集成电路领域取得关键突破，研制出“破晓（PoX）”皮秒闪存器件，其擦写速度可提升至亚 1 纳秒（400 皮秒），相当于每秒可执行 25 亿次操作，是迄今为止世界上最快的半导体电荷存储技术，性能超越同技术节点下世界最快的易失性存储SRAM，实现了存储、计算速度相当。这一技术有望彻底颠覆现有存储器架构，未来个人电脑将无需分层存储，还能实现AI大模型的本地部署，不过商用还需要时间。
三、系统集成与接口演进、闪存不再是“存储孤岛”，而是走向计算、传输、系统集成的“数据枢纽”。NVMe、UFS、CXL协议的持续更迭，推动闪存在数据中心、车载、边缘AI场景的主流化。
接口标准演进：从SATA到PCIe，再到PCIe 4.0/5.0/6.0，实现千兆级别的并行传输。
2025全球闪存峰会期间，存储接口与控制器技术论坛将带来存储接口与控制器技术的最新动态。
协议层跃迁：从AHCI到NVMe，NVMe-oF成为分布式存储和远程调用核心协议。
CXL的发展：2019年推出，2023年发布CMM模块规范，支持内存池化和跨节点共享，构建下一代AI存储底座。2024年，CXL 3.1规范正式发布，支持多机架间互联，众多厂商积极投入CXL产品的研发和生产。
2025全球闪存峰会设立了CXL技术与应用论坛，届时大家可以通过这一论坛了解CXL的更多技术与实践应用近况。
四、国产化与多元化供应链重塑格局。国产存储力量的崛起，正推动“自主堆栈体系”建立；同时全球领先厂商在接口、多协议、计算融合上的竞逐，将加剧市场集中化与分层趋势。
2025全球闪存峰会设立了中国SSD技术突破论坛，以SSD单盘百万IOPS的性能指标切入，让大家了解更多关于行业/企业应用场景中，所谓稳态、非稳态的差别，具体的内涵，以及SSD单盘百万IOPS适用场景等话题。
最后
从器件创新到生态构建，闪存产业正在从“存储芯片”迈向“智能底座”的演化。2025年全球闪存峰会，不仅是回顾与展示的舞台，更是洞察趋势、推动协同、加速落地的起点。在数据驱动时代，谁能把握住“存力演进”的主动权，谁就可能主导新一轮数字基础设施变革。
