在2025年IEEE国际电子器件会议（IEDM）上，英特尔及英特尔代工的研究团队带来了一系列重磅技术成果发布，涵盖晶体管供电、新型芯粒、二维场效应晶体管（2D FETs）等多个关键领域，为先进半导体制造的技术瓶颈突破提供了全新解决方案，引发业界广泛关注。
此次大会上，英特尔团队在片上去耦电容的金属-绝缘体-金属（MIM）材料研究中取得核心突破。针对晶体管不断微缩过程中面临的供电稳定性难题，团队展示了铁电铪锆氧化物（HZO）、氧化钛（TiO）和钛酸锶（STO）三种高性能MIM堆叠材料。这些材料可适配深槽电容结构，且与标准芯片后端制造工艺完全兼容，其平面电容值达到每平方微米60至98飞法拉（fF/μm²），相较于当前先进技术实现大幅提升，同时漏电水平比业界目标低1000倍，在电容漂移、击穿电压等可靠性指标上表现优异，为下一代先进CMOS工艺提供了稳定高效的嵌入式去耦电容解决方案。
在新型芯粒技术领域，英特尔代工展示了业界领先的300毫米硅基氮化镓（GaN-on-Silicon）芯粒技术。该芯粒厚度仅19微米，比人类头发丝更纤细，通过完整工艺处理、削薄及切割300毫米硅基氮化镓晶圆制成。尤为值得关注的是，其集成了功能完备的CMOS数字电路库，涵盖逻辑门、多路复用器、触发器、环形振荡器等核心组件，基于单片集成的氮化镓N型金属氧化物半导体高电子迁移率晶体管与硅基P沟道金属氧化物半导体场效应晶体管工艺实现。经过时间依赖介质击穿（TDDB）、正偏置温度不稳定性（pBTI）等多项可靠性测试，该技术表现出良好的稳定性，有望为高性能电力电子和高速射频电子应用破解供电与效率难题。
针对数据中心领域的关键痛点，英特尔研究团队聚焦静默数据错误（SDE）问题展开深入研究。研究发现，传统结构化测试技术如扫描测试难以检测部分制造缺陷，这些缺陷可能导致系统级芯片（SoC）在大规模部署后出现静默数据损坏。团队通过多代服务器SoC的实践验证，强调了多样化功能测试的重要性，例如英特尔Data Center Diagnostic Tool测试套件中的相关测试，可有效筛查运行过程中可能显现的静默数据错误缺陷，为云数据中心的系统可靠性提供保障。
在二维场效应晶体管技术的微缩与优化方面，英特尔与合作伙伴推出多项创新成果。与维也纳工业大学合作的研究，针对单层二硫化钼（MoS₂）沟道搭配非晶态氧化铪（HfO₂）栅极堆叠结构的平面和全环绕栅极（GAA）两种晶体管，开展滞回效应、偏压温度不稳定性、随机电报噪声等测试，深入探究氧化层内部及沟道/绝缘体界面的陷阱物理机制，为二维材料替代硅用于微型化晶体管提供了关键参考。与IMEC合作的团队则利用过渡金属二硫族化物的独特特性，开发出可与晶圆厂工艺兼容的选择性刻蚀工艺，成功制造出类镶嵌型顶接触二维场效应晶体管，并将顶栅的电容等效厚度从2.5nm降至1.5nm，构建了二维集成的三大基础技术模块。
此外，英特尔与首尔大学联合举办的技术课堂，系统梳理了CMOS微缩技术的最新进展。从鳍式场效应晶体管（FinFET）到纳米片/全环绕栅极（GAA）技术，再到介质隔离的N-P片/叉片技术及堆叠式N-P纳米片/互补场效应晶体管（CFET），全面探讨了在平衡功耗、性能和面积（PPA）的基础上，如何通过背面供电网络（BSPDN）、设计工艺协同优化（DTCO）等创新手段，应对AI和高性能计算（HPC）的算力需求，同时兼顾成本与产品上市时间等关键因素。
此次英特尔及英特尔代工在IEDM 2025上的技术成果集中亮相，不仅展现了其在半导体核心技术领域的深厚积累与创新实力，更为全球半导体产业的技术演进指明了多个重要方向，将有力推动先进半导体制造技术在各类高端电子设备中的应用落地。
