过去几年，AI基础设施领域最受关注的一直是GPU和HBM。但随着生成式AI的发展重心从训练走向大规模推理，从聊天机器人走向可以连续执行任务的AI智能体，存储竟意外变得越发重要。
因为，随着推理上下文越来越长，特别是AI智能体需要长时间连续工作时，KV Cache规模会快速扩张。昂贵而且容量有限的HBM和DRAM很难容纳所有数据，一部分数据开始向SSD这样的大容量存储介质扩散。
这也意味着，AI对存储的要求正在发生变化。以前谈AI存储，大家都在说需要尽快把数据交给昂贵的GPU。现在的AI存储要承接KV Cache、向量数据、推理状态等数据，AI巴不得存储变成一个六边形战士。
六边形战士听气来美好，但不考虑场景的部署必然会有浪费。所以，AI时代的SSD正在向两个方向同时发展：一边追求256TB甚至更大容量；另一边则不断降低延迟，提高IOPS性能，不断推向千万甚至亿级IOPS。
我们看到，铠侠近年来从BiCS8、BiCS9、BiCS10到XL-FLASH的一系列技术演进，以及对应的产品，正好顺应了这种变化。
从训练到推理、Agent，AI正在重新定义SSD
大约两三年前，在生成式AI发展的早期阶段，AI基础设施最核心的任务是训练。
训练一个大型模型，需要持续从存储系统读取海量训练数据送给GPU，同时还要周期性地保存Checkpoint。因此，当时AI存储优化的核心目标非常明确：提高吞吐量、缩短Checkpoint写入时间，尽可能减少GPU等待数据的时间。
进入推理阶段之后，情况开始变化。特别是大模型上下文越来越长、推理并发不断提高之后，不断增长的KV Cache给存储系统带来了新的挑战。随着智能体的流行，这个问题会进一步放大。
HBM速度最快，但容量有限，而且价格非常昂贵。DRAM容量虽然更大一些，但面对庞大的推理相关数据，特别是KV Cache，成本和容量问题依然显著。于是，SSD也开始承接外溢出来的KV Cache数据。
这对SSD提出了两种看起来甚至有些矛盾的要求。
一方面，AI训练数据集、数据湖、RAG向量数据库越来越大，需要SSD容量更大、单位容量成本更低。
另一方面，当SSD开始承担HBM和DRAM的部分数据外溢之后，传统SSD的延迟和随机访问性能又显得不够快，需要更高IOPS和更低延迟。
所以，未来AI基础设施需要的并不是一种堪比六边形战士的AI SSD，而是一套能面向两类场景的SSD。
基于BiCS8，先把QLC SSD容量做到245TB
AI时代，SSD的容量在快速增长。还记得几年前，当大家看到30TB的SSD时，都在担心它的爆炸半径。但没过多久，61TB和122TB的盘就出现了，而且受到AI基础设施用户的追捧。
2025年，铠侠推出LC9系列企业级SSD，最大容量达到245.76TB，是业界首款这一容量的产品。按照铠侠公布的数据，2U服务器搭配LC9系列可将存储上限做到接近10PB，而传统30TB HDD方案仅有约360TB。
LC9背后的是BiCS8 QLC闪存。它采用2Tb QLC Die，并通过32 Die堆叠，在一个小巧的154 BGA封装中实现8TB容量。最终，铠侠把一块企业级NVMe SSD的容量推到了最高245.76TB。
这类QLC SSD主要针对AI时代迅速膨胀的数据量而生，例如大模型训练数据集、AI数据湖，以及RAG系统使用的Embedding和向量数据库等。与HDD相比，它不仅容量密度高，可以优化能效和机房空间占用，性能也有绝对优势。
可以说，基于BiCS8的QLC SSD可以满足在AI存储对容量和容量密度的更高追求，那对于性能的需求要如何满足呢？
这就不得不提到BiCS8当中引入的关键技术——CBA双晶圆键合技术，CBA与OPS成为后续BiCS9、BiCS10共用的两项基础技术。其中CBA带来了更大的产品设计灵活性，而OPS则进一步优化存储阵列的面积和性能。
CBA技术为支撑，铠侠以双轨策略满足AI的存储需求
CBA的全称为CMOS directly Bonded to Array。通俗点说，以前NAND的存储单元和外围CMOS电路，就像生产车间和控制系统建在一起，改一边往往也要牵连到另外一边，很不方便。
CBA则把它们拆成两块：存储单元专心把存储容量做好，CMOS专心把逻辑控制能力做好，两边可以分别采用最适合自己的工艺制造。等各自做好之后，再像两块积木一样通过晶圆键合连接起来，非常的灵活。
利用CBA技术，BiCS9显著提高了投资效率，用相对低的资本投入实现高性能。它并没有一味追求更高的NAND层数，而是充分利用已有的存储阵列技术，再搭配更新的CMOS技术组合得来。
以首款BiCS9产品512Gb TLC为例，它采用基于BiCS5技术演进而来的120层存储阵列，搭配先进的CMOS技术打造。与同为512Gb的BiCS6相比，其读写性能和读写能效均有明显提升。随后发布的1Tb TLC BiCS9采用基于BiCS8技术演进而来的230层存储阵列，同时使用了BiCS10的同款CMOS控制单元。
如果说BiCS9是在成熟技术基础上以更低成本完成演进，BiCS10就是继续挑战NAND本身的密度和性能上限。
BiCS10把堆叠层数提高到332层，1Tb TLC的BiCS10位密度相比BiCS8提高59%，NAND接口从BiCS8的3.6Gbps提高到4.8Gbps，同时读写能效也有两位数的提升。
2026年FMS期间公布的BiCS10 QLC又进一步把位密度推到37Gb/mm²以上，相比BiCS8提高最高约60%，并成为首个达到4.8Gbps接口速度的QLC 3D NAND技术。
因此，BiCS9和BiCS10更像两条并行路线：
BiCS9主打“降本轨”，负责提高性价比，主要面向移动终端、客户端SSD、UFS等场景，可用于AI智能终端。
BiCS10主打“性能轨”，负责继续提高密度、容量和性能上限，面向超大容量、极致性能的企业级与数据中心SSD。
对于AI时代越来越分化的存储需求，这种双轨策略是更为聪明的选择。
填补性能空缺，XL-FLASH突破常规SSD的性能瓶颈
随着推理规模不断扩大，特别是SSD开始越来越靠近GPU之后，另一个问题开始出现：SSD还是太慢了，这里的“慢”主要指的是随机访问延迟和IOPS不够用。
传统NVMe SSD擅长存储大量数据，但是它与DRAM、HBM之间仍然存的性能鸿沟还是太大了。过去这个问题没不突出，因为SSD主要承担持久化存储任务。但如果未来把SSD作为HBM的扩展层，情况就完全不同了。
GPU计算速度非常快。如果GPU频繁请求大量小数据块，SSD每一次访问产生的延迟都会累积起来。此时，仅仅升级PCIe接口并不能解决问题，闪存介质本身也必须变快，这就是铠侠力推XL-FLASH的主要原因。
XL-FLASH可以理解为铠侠在传统NAND和DRAM之间增加的一层超低延迟闪存。它是一种SCM（存储级内存），普通BiCS闪存更强调容量、密度和成本，而XL-FLASH更加重视低延迟和高随机访问性能。
第一代XL-FLASH早在2019年就已经发布。其目标之一就是填补DRAM与普通NAND之间巨大的性能差距，当时市场上还有其他类似定位的产品，但市场需求并不大，而现在的生成式AI却给这种低延迟闪存找到了一个新的应用方向。
铠侠正在开发第三代XL-FLASH，其目标是把延迟降低到普通BiCS FLASH的10%以下。而围绕这种介质，铠侠提出了一条非常激进的SSD性能路线图。在2026年1000万IOPS的基础上，2027年要跳到1亿IOPS。
2026年FMS期间，铠侠发布了KIOXIA GP1系列Super High IOPS SSD。这款产品采用第二代XL-FLASH和PCIe 6.0接口的SSD，最高提供1000万IOPS，并针对GPU直接访问进行优化。
GP1让GPU更加直接地访问SSD，可以把高速闪存变成HBM之后的一层容量扩展。这样一来，AI系统不必把所有热数据都塞进昂贵的HBM或者DRAM里，而是可以建立新的存储层级。
其中，HBM负责最热、最需要极低延迟的数据；XL-FLASH SSD承担容量更大、但仍然需要高速随机访问的数据；普通TLC和QLC SSD继续负责更大规模的数据集和持久化存储。
按照其路线图，第三代XL-FLASH将配合PCIe 7.0，把SSD随机读取性能进一步提高到1亿IOPS。这是一个相当激进的数字，但英伟达Storage-Next也确实希望把单块 SSD的长期目标指向了约1亿IOPS，有现实的需求推动IOPS提升。
作为对比，今天很多高性能NVMe SSD仍处于百万IOPS级别。1亿IOPS意味着SSD的设计目标已经不只是比上一代SSD快一些，常规的技术升级做到这点困难很多，这也让XL-FLASH体现出了差异化价值。
AI正在改变闪存的技术演进方向
可以说，面对训练、推理和智能体等不同工作负载，SSD已经很难用一套技术路线解决所有问题了。因此，未来NAND的竞争，也将不再只是比谁堆得更高，而是容量、成本、性能、延迟和制造效率等多个维度的竞争。
利用CBA技术，铠侠在BiCS8到BiCS9、BiCS10的演进中，获得了更大的技术选择空间，可以根据不同市场需求，在成本、密度和性能之间做出不同取舍。而XL-FLASH则进一步把SSD推向更低延迟、更高IOPS的新方向。
AI不一定需要一块六边形战士SSD，它更需要一套铠侠这种更加分工明确的闪存产品技术体系。
本文来源于DOIT传媒，文章内容仅供参考，不构成投资建议。
评论列表