从三星3D存储战略到imec二十年光刻路线图，从矽光子量产共识到台积电COUPE时间表——存储、互连与制造三大环节同步进入非线性跃迁期，产业逻辑的底层代码正在被改写。
核心判断：AI对半导体的需求，正从“制程微缩”的单一路径，转向“系统架构重构”的多维竞争。存储、互连与制造三大环节同步进入非线性跃迁期，产业逻辑的底层代码正在被改写。
存储：从平面扩展走向垂直整合
三星在存储高峰论坛上发布的“CUBE”战略与zHBM架构，标志着HBM技术路线的根本性转向。
传统HBM采用2.5D封装，内存与处理器并置于中介层上，这在Agentic AI时代已逼近物理极限——PCB面积、信号传输距离与散热密度构成三重约束。
zHBM将内存直接垂直堆叠于处理器上方，以HBM4E为对比基准，目标实现最高8倍效能提升、3倍每瓦效能增益，热阻降低75%-90%。HBM5相对HBM4E目标为性能提升2倍、每瓦效能提升20%、热阻降低20%，样品预计2028年推出。
以上均属于三星披露的技术路线与样品规划，距离大规模商业量产仍存在工艺、良率等现实不确定性。
这一跃迁的技术意义不止于性能数字。
三星明确将zHBM与晶圆对晶圆键合、混合铜键合等先进封装技术绑定，并强调其“从内存、逻辑芯片、晶圆代工到先进封装的整合能力”。
这揭示了一个深层趋势。存储厂商正在突破传统IDM边界，向系统级整合者演进。当存储不再只是处理器的附属组件，而是与其共同构成3D运算单元时，产业的价值分配逻辑将随之改变。
与此同时，美光也在本届“从硅到系统”论坛发表主题演讲。另据外部公开报道，美光CEO与环球晶圆董事长曾获经济专业奖章，该事件虽非本次展会现场环节，但同样折射出存储与上游硅片材料之间战略耦合正在加深。
互连：CPO从“要不要做”进入“怎么量产”
矽光子国际论坛的议程结构本身就是一个强烈信号。
14场演讲中有超过三分之一聚焦测试与量测，没有任何一场仍在辩论CPO的必要性。
台积电先进封装副总经理徐国晋的开场定调——产业领导者近期宣布CPO将在今年下半年进入量产——将CPO从未来技术变为既成事实。
Cisco给出的架构判断最为清晰。
CPO转换从3.2T世代开始，可插拔方案不会归零，两者将长期共存。
这一“共存”结论的背后，是不同网络层级对频宽与距离的差异化需求——Scale-Up（机架内数百颗GPU互连）的频宽需求是DCI的504倍，却仍以铜缆为主，这正是光学替代空间最大的战场。
台积电COUPE平台明确将2026年定为3.2 Tb/s节点，并规划了“Fast and Narrow”（冲高通道速率）与“Slow and Wide”（扩增WDM波长数）两条并行路线，目标直指51.2 Tb/s以上。
需要指出的是，此处2026年节点主要指技术验证与样品交付进度，大规模全面商用仍需克服良率与供应链挑战。
然而，真正的产业瓶颈已从光学设计转向制造端。
联电对400G/lane的技术拆解表明，矽基MZM、微环与SiGe EAM三种调变器均因物理极限难以支撑400G以上速率，薄膜铌酸锂（TFLN）成为当前唯一可行的材料路径。
更关键的是ficonTEC总裁指出其25年累计出货约2000台设备，未来12至18个月需再交付1000台——量产能力的复制速度，正在成为比技术可行性更紧迫的变量。
当架构之争落幕，制造之争的核心便落在测试良率、设备产能与供应链协同上。
制造：High-NA的二十年确定性
imec在论坛期间将先进图形化部门更名为“埃米图形化”部门，并公布从N2到A2的完整路线图，为产业提供了罕见的长期确定性。
0.55NA的High-NA EUV将主导A14至A5制程的“黄金十年”；当微缩推进至A3节点（预计2038年）、间距触及12-16nm时，0.75NA的Hyper-NA将成为避免多重图形化成本失控的唯一路径。
上述A3、A2节点均属于20年维度长期技术蓝图，存在技术迭代变数。
这一路线图的战略价值在于它明确了2D几何微缩仍是驱动单位晶体管成本下降的主引擎，无论3D封装如何演进，芯片性能的物理根基未曾动摇。
从N2到A3，接触栅极间距将从48nm缩至39nm，嵌入式存储器密度从约40 Mb/mm²提升至约300 Mb/mm²，带宽密度从0.01 TBps/mm²跃升至2 TBps/mm²。
与此同时，晶体管架构将从CFET演进至键合CFET与薄通道CFET，电源传输网络将走向正面与背面汇聚。
imec与ASML在套刻精度上的协同——从0.33NA的<0.8nm到0.55NA的<0.6nm，再到未来每年压缩一个埃米——也预示着埃米时代的竞争将是生态系统级的精密协作，而非单一厂商的独舞。
格局重构：台湾从代工节点迈向系统整合枢纽
将这些技术线索并置观察，一条清晰的主线浮现。
AI基础设施的竞争，已从“谁拥有最先进制程”的单一维度，扩展为“谁能在存储、互连、封装与制造的交汇点上实现系统级优化”的多维博弈。
而台湾正处于这一交汇点的核心。
台积电的COUPE平台、日月光的CPO封装能力、矽光子产业联盟超过150家会员的生态规模，以及从雷射、光纤到测试设备的供应链深度，使台湾不再仅是晶圆代工的地理坐标，而是AI硬件系统整合的关键枢纽。
美光也在本届“从硅到系统”论坛发表主题演讲。
另据外部公开报道，美光CEO与环球晶圆董事长曾获经济专业奖章，该事件虽非本次展会现场环节，但同样折射出存储与上游硅片材料之间战略耦合正在加深，亦反映出美台半导体供应链从“分工”走向“共生”的战略升级。
更深层的格局变化在于“内存墙”与“I/O墙”正在同时被打破。
三星的zHBM以垂直整合缩短存储与处理器的物理距离，台积电的CPO/OOI以光学互连突破电气I/O的频宽瓶颈，imec的Hyper-NA以原子精度延续逻辑微缩的寿命。
三者协同，构成了AI算力持续扩张的物理基础。
当运算力每两年成长3倍而I/O频宽仅成长1.4倍的剪刀差被逐渐弥合，Agentic AI所需的即时推理与自主决策能力，才具备可落地的硬件前提。
结语
SEMICON Taiwan 2026 的技术叙事，本质上是一场关于距离的革命——存储与计算的距离被3D堆叠压缩，电与光的转换距离被CPO封装压缩，晶体管特征尺寸被High-NA/Hyper-NA光刻压缩。
这些压缩并非孤立的技术迭代，而是半导体产业在AI驱动下，从“制程优先”向“系统优先”范式迁移的集体写照。
未来五年的产业分化，将取决于谁能在这些交汇点上率先完成从“技术验证”到“规模量产”的跨越。
(1)三星发布“CUBE”3D存储战略 zHBM有望2028年量产
（链接：https://chinaaet.com/article/3000180096）
(2)SEMICON 台湾重点介绍人工智能基础设施（CPO）;谷歌人工智能首席技术专家将首次亮相亚洲主题演讲
（链接：https://www.trendforce.com/news/2026/08/31/news-semicon-taiwan-highlights-ai-infrastructure-cpo-google-ai-chief-technologist-to-make-asia-keynote-debut/）
(3)从硅到系统：人工智能时代的内存创新
（链接：https://www.semicontaiwan.org/en/node/20306）
(4)未来20年靠High-NA，A3制程将转向Hyper-NA！
（链接：https://www.eet-china.com/mp/a521721.html）
(5)台美「晶链」聚光！美光CEO Mehrotra与环球晶徐秀兰获颁经济专业奖章
（链接：https://m.cnyes.com/news/id/6594009）
(6)SEMICON Taiwan 2026 矽光子国际论坛14 场全解读| 架构之争结束，制造之争开打
（链接：https://www.simpletechtrend.com/post/semicon-taiwan-2026-siph-summit-full-readout）
本文若有歧义欢迎读者分享指正。
·END·
本文来源于DOIT传媒，文章内容仅供参考，不构成投资建议。
评论列表