传台积电将推进1.4nm制程技术研发

各大晶圆厂对基础技术研发工作从未止步，近期有台湾媒体称台积电已经对其N2（2纳米级）制造工艺亮出时间表，该工艺芯片将于2025年量产，而且台积电还在考虑新节点技术。如果传闻可信，那么台积电也许会在6月透露一些1.4纳米的消息，继而再次触发其与三星之间的节点技术较量。

过去几年里，两家就一直在研发10纳米内的制造工艺较劲，目前，以三星公告2025年将生产2纳米工艺芯片领先。三星目前正忙于3纳米工艺节点芯片的量产，该工艺节点基于新一代晶体管结构，称为全环栅极 (GAA)，这个制造技术是将大量MOS晶体管集成到一个尺寸更小的芯片上，三星将其称为多桥通道场效应晶体管 (MBCFET)。

而关于台积电的传闻报道称，其计划在6月将开发其3纳米级节点的团队重新分配去开发1.4 纳米级制程工艺。台积电会在6月中旬举办技术研讨会，届时可能会简要介绍一些会接替2纳米制造工艺的技术细节。

标准制程工艺设计流程包括寻路、研发阶段。寻路涉及如对材料和物理的基本探索等。到目前为止，台积电2纳米工艺的寻路工作可能已经结束，因此专门从事基础物理和化学的适当团队正在研究N2的后续产品，可能被称为1.4纳米技术。

台积电的2纳米工艺同样依赖于全环栅极，会使用具有0.33数值孔径 (0.33 NA) 的极紫外 (EUV) 光刻技术。1.4纳米工艺可能会保留全栅场效应晶体管，目前不明确会否转向0.55NA的EUV工具。

文章出处：https://www.tomshardware.com/news/tsmc-to-initiate-14nm-process-technology-rd

https://www.edn.com/how-real-is-tsmcs-bid-for-conversion-to-1-4-nm-process-node/

未经允许不得转载：DOIT » 传台积电将推进1.4nm制程技术研发