弃用英伟达Vera,OpenAI自研ASIC转投AMD EPYC Turin处理器

这一决定将一个重要的自营工作负载从英伟达转移到AMD,标志着顶级AI实验室正转向AMD的数据中心CPU与自研芯片战略。

10月4日消息,OpenAI为其自研Jalapeño推理ASIC选用了AMD EPYC Turin处理器作为主机平台,而非英伟达的Vera Rubin加速器,将一项重要自营工作负载从英伟达转投AMD。每台主机搭载两颗Turin级CPU与1.5TB DRAM,Vera CPU未进入首轮量产设计。OpenAI硬件副总裁Richard Ho将这一选择称为“务实之举”,称Vera在所需成熟度上“仍略显滞后”,把部署确定性置于对计算栈更紧密的掌控之上。

AMD EPYC Turin处理器


在架构上,OpenAI将Jalapeño升级为“主机机架+ASIC机架”的双层设计:Katsu CPU托盘含两颗Turin CPU与1.5TB DRAM,经八根PCIe线缆连接Vindaloo加速器托盘;相邻机架容纳128颗Jalapeño芯片,可通过scale-up网络最多互联2048颗加速器。主机承担分词、请求处理、编排、调度等CPU侧工作,为的是不让昂贵加速器空转等待。系统级功耗亦体现复杂度:主机机架约31千瓦、加速器机架约130千瓦,配对合计约160千瓦。


选用成熟x86平台意在降低集成风险。Jalapeño从设计到流片仅用九个月,博通负责硅实现与网络,Celestica负责板卡与系统设计。Turin属AMD第五代EPYC家族、支持12条内存通道,且合作伙伴已有使用经验。全新CPU架构会扩大指令集、编译器与工具链的验证范围,而自研加速器本就没有CUDA那样的生态,OpenAI仍需自建编译器与调度系统。


这一决策是“进度纪律”,而非对x86与Arm的笼统评判:OpenAI在专业化可带来增益处承担架构风险,在成熟度更重要的环节保留通用服务器技术。压力随之落在英伟达身上——Vera虽具备1.2TB/秒内存带宽及与Rubin的1.8TB/秒一致性互联,计划2026年秋季推出,但Jalapeño需要的是能跟上加速器进度的现成平台。【编译自 Tom's Hardware,有删节】


本文来源于DOIT传媒,文章内容仅供参考,不构成投资建议。

赞 ()

相关推荐

发表回复

评论列表

点击查看更多

    联系我们

    微信:百易小助手

    邮件:contact@doit.com.cn

    工作时间:周一至周五,9:30-18:30,节假日休息

    微信