关于MIPS指令集，笔者没有太多的研究，只记得这家芯片设计公司多年前曾经被SGI收购而后又被卖出。还有就是我国自主知识产权的“龙芯”CPU就是采用了该指令集的授权。总之，戴尔EqualLogic PS6100的CPU属于64位RISC而不是逐渐流行的x86架构，但又没有选择NetApp E2600、E7900（原LSI Engenio 7900，对应IBM DS5300）和Infortrend ESVA等那样的Power PC处理器。

继续看上面的结构图，左下方是一个网络加速器，可以最多配置为8个千兆以太网MAC（8 SGMII或者7 SGMII + 1 RGMII接口），EqualLogic PS6100控制器只使用了一半。我们看到NetLogic XLS616芯片公开的资料有限，但考虑到每组的4个MAC可选配置为一个XAUI高速接口，因此估计更换配合的PHY（物理层）部分芯片就可以提供2个10GbE iSCSI主机接口。尽管PS6100现在还没有推出万兆iSCSI的版本，但是也快了，到时候的产品名称可能是PS6110吧？

接着往右看是4通道DMA引擎，这个应该有助于LSI SAS2108 RoC芯片直接访问NetLogic XLS616控制的内存，来处理RAID运算工作。当然前提是RAID功能不放在MIPS CPU核心上运行。

系统I/O部分也是我们关注的一个重点，因为它涉及到连接后面我们将要讨论的6Gb/s SAS RoC芯片等。NetLogic XLS616的PCIe 1.1（而不是2.0，注意）控制器能够支持4个x1或者1个x4 lane的配置。我们知道1.1版本的PCI Express x4的单向理论带宽为1GB/s，于是这里很可能又遇到了类似于EqualLogic PS5000/6000/6010那样的后端瓶颈——当初通过PCI-X 133MHz总线连接的LSI SAS1068 3Gb/s SAS控制器的带宽也不超过1GB/s。在当前4个1GbE iSCSI主机接口的情况下没什么影响，一旦将来前端换成2个万兆，恐怕还是难以发挥出最大的带宽性能吧？

另外，笔者还注意到NetLogic XLS616处理器的PCIe接口还可以选择配置为SRIO（Serial RapidIO），不过其频率能否超过PCIe 1.1的2.5GHz达到3.125GHz则很难说。据了解，在EMC的高端存储系统Symmetrix VMAX/VMAXe的虚拟矩阵架构中，每个引擎之间就使用了高速的RapidIO互连。至于一旦换成串行RapidIO，如何连接到PCI Express接口的LSI SAS2108 RoC？我们会在后面为您解释这种方式可能性。

NetLogic XLS616芯片中的安全和压缩/解压缩加速器，目前应该没有被使用到。在结构图的右下角，4个36位（带有ECC）的DDR2内存控制器可以配置成2个 72位内存通道，也就是说在EqualLogic PS6100控制器上的2条内存有可能是双通道的形式。